Circuitos secuenciales II

Cristian Miguel Jimenez

Mecatrónica
ITLA
La Caleta, Santo Domingo
20240712@itla.edu.do

Resumen: ***En esta práctica se desarrolló un contador síncrono mediante el uso de lógica secuencial y flip-flops tipo D, con el propósito de mostrar en displays de 7 segmentos determinadas combinaciones previamente definidas.***

Abstract: ***In this practice, a synchronous counter was developed using sequential logic and D-type flip-flops, with the objective of displaying specific predefined combinations on 7-segment displays.***

Palabras claves: ***Flip-flop, lógica secuencial, contador síncrono.***

I. Introducción

A lo largo del presente documento se llevará a cabo el diseño de un contador síncrono y un decodificador, con el objetivo de representar un patrón secuencial mediante el uso de un display de 7 segmentos.

II. Marco Teórico

Lógica secuencial: La lógica secuencial corresponde a una clase de circuitos digitales cuya salida no solo está determinada por las entradas presentes, sino también por los estados anteriores del sistema. A diferencia de la lógica combinacional, este tipo de lógica puede conservar información a través de elementos de memoria, como los flip-flops, lo que hace posible el desarrollo de registros, contadores y máquinas de estado.

Flip-flop: Un flip-flop es un dispositivo digital biestable capaz de guardar un único bit de información. Su estado cambia según las señales de entrada y la señal de reloj. Constituye la base del almacenamiento en la lógica secuencial y es ampliamente utilizado en la construcción de registros, contadores y sistemas de contro.

Contador síncrono: Un contador síncrono es un circuito secuencial diseñado para aumentar o disminuir su valor con cada pulso de reloj. A diferencia del contador asíncrono, en este caso todos los flip-flops son activados de manera simultánea por la misma señal de reloj, lo que permite un funcionamiento más preciso y reduce los retrasos acumulados.

III. Diseño del circuito e implementación en multisim

El circuito que se pretende diseñar corresponde a un contador síncrono encargado de realizar un desplazamiento de derecha a izquierda, mostrando de manera secuencial una serie de letras mediante el uso de un display de 7 segmentos.

La combinacion que se vera son las iniciales de mi nombre junto a mi matricula, todo separado por guiones.

CMJI-2024-0712

Partiendo de esto, podemos comenzar a diseñar el contador, donde la secuencia sera la siguiente:

	Avance normal	
	Presente	Futuro
0	C	M
1	M	J
2	J	I
3	I	-
4	-	2
5	2	0
6	0	2
7	2	4
8	4	-
9	-	0
10	0	7
11	7	1
12	1	2
13	2	C

	Avance inverso	
	Presente	Futuro
0	C	2
1	M	C
2	J	M
3	I	J
4	-	I
5	2	-
6	0	2
7	2	0
8	4	2
9	-	4
10	0	-
11	7	0
12	1	7
13	2	1

Y partiendo de esto, podemos construir la tabla de estados, donde cada estado es representado por un numero de 4 bits, a su vez, incluimos su equivalente para el FlipF tipo D:

	TABLA DE EXITACION													
binario	In	Estado prese.				Estado futuro				FLIP FLOP D				binario
	A1	B1	C1	D1	E1	A2	B2	C2	D2	D0	D1	D2	D3	
0	0	0	0	0	0	0	0	0	1	0	0	0	1	1
1	0	0	0	0	1	0	0	1	0	0	0	1	0	2
2	0	0	0	1	0	0	0	1	1	0	0	1	1	3
3	0	0	0	1	1	0	1	0	0	0	1	0	0	4
4	0	0	1	0	0	0	1	0	1	0	1	0	1	5
5	0	0	1	0	1	0	1	1	0	0	1	1	0	6
6	0	0	1	1	0	0	1	1	1	0	1	1	1	7
7	0	0	1	1	1	1	0	0	0	1	0	0	0	8
8	0	1	0	0	0	1	0	0	1	1	0	0	1	9
9	0	1	0	0	1	1	0	1	0	1	0	1	0	10
10	0	1	0	1	0	1	0	1	1	1	0	1	1	11
11	0	1	0	1	1	1	1	0	0	1	1	0	0	12
12	0	1	1	0	0	1	1	0	1	1	1	0	1	13
13	0	1	1	0	1	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	1	1	0	1	1	1	0	1	13
1	1	0	0	0	1	0	0	0	0	0	0	0	0	0
2	1	0	0	1	0	0	0	0	1	0	0	0	1	1
3	1	0	0	1	1	0	0	1	0	0	0	1	0	2
4	1	0	1	0	0	0	0	1	1	0	0	1	1	3
5	1	0	1	0	1	0	1	0	0	0	1	0	0	4
6	1	0	1	1	0	0	1	0	1	0	1	0	1	5
7	1	0	1	1	1	0	1	1	0	0	1	1	0	6
8	1	1	0	0	0	0	1	1	1	0	1	1	1	7
9	1	1	0	0	1	1	0	0	0	1	0	0	0	8
10	1	1	0	1	0	1	0	0	1	1	0	0	1	9
11	1	1	0	1	1	1	0	1	0	1	0	1	0	10
12	1	1	1	0	0	1	0	1	1	1	0	1	1	11
13	1	1	1	0	1	1	1	0	1	1	1	0	0	12

Y tambien podemos construir el diagrama de estados:

Con esto, realizamos los K-maps para poder

D0	00	01	11	10
00				
01			1	
11	1			
10	1	1	1	1

D0	00	01	11	10
00	1			
01				
11	1	1		
10		1	1	1

D0= A'BC' + BC'D + BCD'E' + ABD'E + AB'C'D'E' + A'B'CDE

D1	00	01	11	10
00				
01	1	1	1	1
11	1	1		
10				

D1	00	01	11	10
00				
01	1	1	1	1
11		1		
10				

D1 = B'C + A'CD' + CD'E

D2	00	01	11	10
00			1	1
01			1	1
11				
10			1	1

D2	00	01	11	10
00			1	1
01			1	1
11				
10			1	1

D2 = B'D + C'D

D3	00	01	11	10
00		1	1	
01		1	1	
11		1		
10		1	1	

D3	00	01	11	10
00		1	1	
01		1	1	
11	1	1		
10		1	1	

D3= B'E + C'E + D'E + ABCD'

Con los k-maps, podemos construir el circuito secuencial, que es la primera parte del trabajo:





Diagrama secuencial

Ahora construiremos los pulsadores retencibos para el reset, la inversion de secuencia y el On-off del circuito.


Para hacer un pulsador retencibo con un flip-flop tipo D, basta con las terminare a un uno logico, y conectar el pulsador al pin de reloj, de la siguiente manera:



Pulsadores de inversion y de reset


Nota: El pulsador del reset esta conectado al pin de reset de todos los flip-flop, incluyendo el de inversion.

Para el on-off se utilizaron multiplexores 2 a 1, donde el primer estado es la salida del circuito secuencial, y el segundo estado es una combinacion que hara que los display se apaguen totalmente:



MUX 2 a 1 del on-off


Y un pulsador retenido:



Conexion de pulsador de On-Off

Para concluir, hay que realizar dos decoder, uno que siga la secuencia normal, otro que vaya desafasado un carácter, para dar el efecto que van moviendose de izquierda a derecha en secuencia normal, y de derecha a izquiera en sucuencia inversa.

Para la construccion de los decoder, utilizamos el siguiente diagrama de referencia:



Display de 7 segmentos

Con esto en conocimimiento, creamos la tabla de verdad de ambos decoder:

Tabla de verdad Primer display (izquierda)

	Equivalente	A	B	C	D	a	b	c	d	e	f	g
0	C	0	0	0	0	1	0	0	1	1	1	0
1	M	0	0	0	1	1	1	1	0	1	1	0
2	J	0	0	1	0	0	1	1	1	1	0	0
3	I	0	0	1	1	0	1	1	0	0	0	0
4	-	0	1	0	0	0	0	0	0	0	0	1
5	2	0	1	0	1	1	1	0	1	1	0	1
6	0	0	1	1	0	1	1	1	1	1	1	0
7	2	0	1	1	1	1	1	0	1	1	0	1
8	4	1	0	0	0	0	1	1	0	0	1	1
9	-	1	0	0	1	0	0	0	0	0	0	1
10	0	1	0	1	0	1	1	1	1	1	1	0
11	7	1	0	1	1	1	1	1	0	0	0	0
12	1	1	1	0	0	0	1	1	0	0	0	0
13	2	1	1	0	1	1	1	0	1	1	0	1
14	OFF	1	1	1	0	0	0	0	0	0	0	0
15	X	1	1	1	1	x	x	x	x	x	x	x

Primer decoder

Tabla de verdad segundp display (derecha)

	Equivalente	A	B	C	D	a	b	c	d	e	f	g
0	M	0	0	0	0	1	1	1	0	1	1	0
1	J	0	0	0	1	0	1	1	1	1	0	0
2	I	0	0	1	0	0	1	1	0	0	0	0
3	-	0	0	1	1	0	0	0	0	0	0	1
4	2	0	1	0	0	1	1	0	1	1	0	1
5	0	0	1	0	1	1	1	1	1	1	1	0
6	2	0	1	1	0	1	1	0	1	1	0	1
7	4	0	1	1	1	0	1	1	0	0	1	1
8	-	1	0	0	0	0	0	0	0	0	0	1
9	0	1	0	0	1	1	1	1	1	1	1	0
10	7	1	0	1	0	1	1	1	0	0	0	0
11	1	1	0	1	1	0	1	1	0	0	0	0
12	2	1	1	0	0	1	1	0	1	1	0	1
13	C	1	1	0	1	1	0	0	1	1	1	0
14	OFF	1	1	1	0	0	0	0	0	0	0	0
15	X	1	1	1	1	x	x	x	x	x	x	x

Segundo decoder

Funciones de cada display:

PRIMER DISPLAY:

fA =BD + A'B'C' + A'BC + AB'C

fB = A'D + A'C + B'C + BD + AC'D'

fC= B'C + A'B'D + A'CD' + AC'D'

fD =BD + A'B'D' + B'CD' + A'BC

fE = BD + A'B'C' + B'CD' + A'BC

fF = A'B'C' + AB'D' + A'BCD'

fG =BD + A'BC' + AB'C'

SEGUNDO DIPLAY:

fA =BC'+A'C'D'+A'BD'+AC'D+AB'CD'

fB = A'C' + A'B + B'CD' + BC'D' + AB'D

fC = A'B'D' + B'C'D + A'BD + AB'C


fD =C'D + BC' + A'BD'

fE = A'C' + C'D + BC' + A'BD'


fF = BD + AC'D + A'B'C'D'

fG = A'BD' + AC'D' + A'CD

Partiendo de las tablas de verdad y los k-maps, podemos realizar el circuito logico:




Primer decoder




Segundo decoder

Y por ultimo, conectamos los display:




Display de 4 segmento, primer estado

Y el diagrama del circuito completo:



Circuito completo

Modulos usados y codigo




```
module mux2x1 (
  input  wire in0,
  input  wire in1,
  input  wire sel,
  output wire out
);
  wire nsel, term0, term1;
  not U_NOT_SEL (nsel,  sel);
  and U_AND0    (term0, in0, nsel);
  and U_AND1    (term1, in1, sel);
  or  U_OR      (out,   term0, term1);

endmodule
```

```
module ff_D (
  input  wire clk,
  input  wire D,
  input  wire reset,
  output reg  Q
);
  always @(posedge clk or posedge reset) begin
    if (reset)
      Q <= 1'b0;
    else
      Q <= D;
  end

endmodule
```

```
module main (
  input  wire A,
  input  wire clk27,
  input  wire reset,
  input  wire power_on,
  output wire B, C, D, E,
  output wire reloj,
  // Display 1 (izquierda)
  output wire seg_a,
  output wire seg_b,
  output wire seg_c,
  output wire seg_d,
  output wire seg_e,
  output wire seg_f,
  output wire seg_g,
  // Display 2 (derecha)
  output wire seg_a1,
  output wire seg_b2,
  output wire seg_c3,
  output wire seg_d4,
  output wire seg_e5,
  output wire seg_f6,
  output wire seg_g7
);

  // ── Señales internas
  wire A_tog;
  wire power_tog;
  wire reset_pulse;

  wire next_B, next_C, next_D, next_E;
  wire nA, nB, nC, nD, nE;

  wire mux_A_out, mux_B_out, mux_C_out, mux_D_out;
  wire mux_sel = 1'b0;

  // ── Botones
  btn_toggle U_BTN_A (
```

IV. **Conclusión**

Durante el desarrollo de esta práctica se consiguió diseñar e implementar un circuito secuencial operativo, capaz de mostrar una secuencia personalizada de caracteres en dos displays de 7 segmentos mediante el uso de lógica secuencial y flip-flops tipo D. Para su funcionamiento, se incorporaron de manera adecuada elementos fundamentales como el contador síncrono, los decodificadores y los pulsadores retentivos, los cuales permitieron controlar la inversión de la secuencia, el reinicio y el encendido o apagado del sistema. Asimismo, se utilizaron mapas de Karnaugh con el fin de simplificar la lógica de control, y multiplexores para gestionar el estado de activación del circuito. En conjunto, estas herramientas no solo hicieron posible alcanzar los objetivos planteados en la práctica, sino que también fortalecieron el aprendizaje y la comprensión del diseño y análisis de sistemas digitales de mayor complejidad.